SPI Flash 控制器的读写应用测试

APUG003（v1.0）2020 年 07 月

Confidential

目　　录

1 概要.....2

2 功能描述.....2

2.1 SPI Flash.....2

2.1.1 SPI Flash 命令.....2

2.1.2 SPI Flash Timing.....3

2.2 控制器功能框架.....3

2.2.1 SPI Flash 控制器说明.....3

2.2.2 Flash 控制器读写测试功能框架.....4

2.2.3 Flash 控制器编码.....4

2.2.4 Flash 控制器时序.....6

2.2.5 应用测试.....7

3 资源消耗与时序 Fmax.....7

4 参考设计与仿真.....8

4.1 仿真.....8

4.2 调试.....9

5 移植与注意事项.....9

6 文件参考.....9

9 版本信息.....10

免责声明.....10

1 概要

本文档主要功能是描述如何读写 Flash，并提供一个读写操作 Flash 的 Demo。SPI Flash 控制器可以单独列出来时钟，也可使用本应用工程，展示如何基于 SPI 控制器读写 Flash 并测试 Flash。

2 功能描述

SPI Flash 控制器，支持单线 SPI 读写，可对 Flash 做各种模式的擦除、状态位读写，可实现数据的字节编程和页编程。为了测试 Flash 控制器的正常，以及测试 Flash 是否正常工作，方案中对整个 Flash 进行页编程，每页数据为递增数据，读出来后进行校验，如果错误，则置错误标志，LED 为灯亮状态。

2.1 SPI Flash

SPI Flash 大部分都支持 1 线、2 线以及 4 线模式，使用场合比较多的是 1 线模式，即 SPI 的数据收发，Mater 与 Slave 是各用自己的物理线，MOSI 和 MISO。本控制器支持 1 线模式的 Flash 操作。

SPI Flash 引脚以及常用封装如图 2-1 所示：



图 2-1 SPI Flash 引脚与常用封装

2.1.1 SPI Flash 命令

SPI Flash 常用命令如表 2-1 所示，不同厂家，会有些特殊的功能命令。

表 2-1 SPI Flash Command

功能	命令码(Hex)
Normal read	03

Fast read	0B
WREN	06
WRDI	04
RDSR	05
RDCR	15
WRSR	01
SE4K	20
BE32K	52
BE64K	D8
CE	60/C7
PP	02
RDID	9F

2.1.2 SPI Flash Timing

SPI 支持 4 种模式，由 SCLK 的初始时钟极性以及上升下降沿采样组合组成。基本时序如图 2-2 所示：



图 2-2 SPI Flash Timing

2.2 控制器功能框架

2.2.1 SPI Flash 控制器说明

设计的 SPI Flash 控制器，支持对 Flash 的各种常用读写操作。为了简化用户接口，用户接口采

样通过命令的方式，不同命令实现相应的功能，具体操作可以放在用户层，增加功能的灵活性。控制器接口如表 2-2 所示。

表 2-2 控制器接口信号

信号	方向	功能说明
Clk	In	控制器工作时钟，与 Flash 时钟频率相同
Rst	In	复位，高有效
用户层接口信号		
Flash_en	In	控制器命令使能
Flash_cmd[3:0]	In	控制器命令
Flash_addr[23:0]	In	Flash 操作地址
Flash_len[8:0]	In	Flash 操作数据读写长度
Flash_busy	Out	控制器忙标志
Flash_op_over	Out	控制器命令操作完成标志
Flash_rd_en	Out	Flash 读出数据使能
Flash_rd_dout[7:0]	Out	Flash 读出数据
Rd_buf_en	Out	Flash 控制器请求写入数据
Flash_rd_buf_din[7:0]	In	Flash 写入数据
Flash_clk_sft	In	保留
Flash 管脚信号		
SPI_SCK	Out	Flash 时钟
SPI_nCS	Out	Flash 片选，低有效
SPI_MOSI_IO0	Out	Flash MOSI
SPI_MISO_IO1	Out	Flash MISO
SPI_WP_IO2	Out	Flash WP
SPI_HOLD_IO3	Out	Flash HOLD

2.2.2 Flash 控制器编码

Flash 支持各种模式的擦除，状态寄存器读写，Flash 内部的状态。通过以下编码，供用户操作。用户自己可以根据下面各种编码，实现 Flash 的各种操作。相应命令如表 2-3 所示。

表 2-3 Flash 控制器功能编码

命令编码 (binary)	功能	说明
0001	Sector erase 4K	4K 扇区擦除
0010	block erase 32K	
00111	block erase 64K	
0100	Wirte page	页写
0101	Fast read	
0110	Read status	读 Flash 状态寄存器
0111	read identification	读 Flash ID
1000	read confifture stats	读配置部分的状态寄存器
1001	write stats (sta+conf_status)	写状态寄存器

SPI Flash 控制器可支持 50~100Mhz 的工作频率，实际使用时，请根据实际的 Flash 以及硬件工作环境，选择相应的频率。

2.2.3 Flash 控制器读写测试功能框架

为了能快速验证 Flash 控制器是否工作，以及能方便读写 Flash，本方案提供相应的数据读写操作，读写完后，并进行比较，如果数据正确，LED 点亮，否则熄灭。请参考图 2-3。



图 2-3 方案框架图

Flash_rw 模块，主要提供 Flash 相应的时序，通过各种命令编码，实现数据读写。cfgsdr_Flash_mach 模块主要接收顶层数据，并解析当前进行何种操作。

如果写数据，且地址是扇区的首地址，则需要先进行此区域的擦除操作，待擦除完成后，再进行数据写入。

如果是读出，则直接按照用户的读写长度，读取 Flash 对应的地址数据。控制器提供寄存器的读写操作，使用者可及时掌握当前 Flash 的工作状态。

2.2.4 Flash 控制器时序

下面是 Flash 擦除相关时序图。



图 2-4 Flash 擦除时序

图 2-5 是 Flash 写入数据时序。



图 2-5 Flash 写入时序

2.2.5 应用测试

下载位流，程序工作后，会开始对芯片写入测试数据，测试数据写入方式为页写，每页写的数据内容为 0x00~0xFF 递增数，写入完成后，开始读取每页数据进行比较，如果正确，则错误值加 1，此时 LED 灯点亮，否则熄灭。同时也可以对错误比较的数据，进行更改做比较，做错误注入，如把初始值从 0x00 改成 0x01。

```
--------------read check
process(Clk,Rst)
begin
    if Rst='1' then
        test_rd_dat <= x"01";
        rd_eor <= '0';
    elsif rising_edge(Clk) then
        if Flash_op_cfg_over_ack='1' then
            test_rd_dat <= x"01";
        elsif Flash_wr_cfg_en='1' then
            test_rd_dat <= test_rd_dat+'1';
        end if;
        if Flash_wr_cfg_en='1' then
            if test_rd_dat/=Flash_wr_cfg_dout then
                rd_eor <= '1';
            else
                rd_eor <= '0';
            end if;
        else
            rd_eor <= '0';
        end if;
    end if;
end process;
```

图 2-6 读写测试与插错

3 资源消耗与时序 Fmax

使用 TD 软件版本 TD5.0.1(20734),在 PH1 Demo 板上进行验证，消耗的资源和时序结果如表 3-1 所示：

表 3-1 资源与时序结果统计

资源	类型	数值
最大频率	c0	157Mhz
使用资源	LUT6	320
	REG	305
	PLL	1
	IO	6
	BRAM	N/A
	DSP	N/A
	SERDES	N/A
适用器件	EF2/3、AL3、EG4、PH1	

4 参考设计与仿真

本应用方案提供参考设计，可在参考硬件上进行相关功能验证。

4.1 仿真

提供相应的 test bench 和 model 仿真文件，用户可进行仿真，仿真时需要包含如下相关文件。

vlog -work work +define+SIMULATION ../prj/al_ip/*.v

vlog -work work +define+SIMULATION ../source_code/tb/*.v

vlog -work work +define+SIMULATION ../source_code/model/*.v

vcom ../source_code/rtl/*.vhd

为了加快仿真，用户可以更改擦除的时间，可以在 model 文件中更改，并同步更改代码中的擦除等待时间。更改代码中如下图 4-1。

```
constant ERASE_BLOCK64_TIME    : std_logic_vector(24 downto 0) := conv_std_logic_vector(25000000,25);--0.25-1s;
constant ERASE_BLOCK32_TIME    : std_logic_vector(24 downto 0) := conv_std_logic_vector(15000000,25);--0.14~0.6s;
constant PP_TIME    : std_logic_vector(24 downto 0) := conv_std_logic_vector(33000,25);--0.33-1.2ms
```

图 4-1 擦除参数

4.2 调试

本工程可在相关器件系列的 DEMO 板上进行调试，使用者只需更改管脚 ADC 文件和对应的时钟即可。

工程中有如下关键代码文件，如表 4-1 所示。

表 4-1 工程文件

参数	说明
Developers	xuguo
Reference Design	Yes
RTL Language	Verilog/VHDL
Test bench	Yes
Test bench Format	Verilog
Simulation	Modelsim
C	N/A
IP Model	Yes
Project Platform	PH1 676 Demo

5 移植与注意事项

SPI Flash 控制器，使用了 PH1 的 ODDR 源语，使用芯片时，更改对应的源语即可。

6 文件参考

AN_EG4_DataSheet_DS300

AN_PH1_Datasheet_DS700

7 版本信息

日期	版本	修订记录
2020.7.20	1.0	首次发布中文版

版权所有©2020 上海安路信息科技有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。